1.引(yin)言

在許(xu)多現代(dài)化的工(gong)業生産(chǎn)如冶金(jin)、電力等(děng)，實現對(dui)溫度的(de)精度控(kòng)制至關(guan)重要的(de)，不僅直(zhi)接影響(xiǎng)着産㊙️品(pǐn)的質量(liàng)，而且還(hai)關系到(dao)生産安(ān)全、能源(yuan)節約等(děng)一系列(liè)重大經(jīng)濟指标(biāo)。

PID控制由(you)于其魯(lu)棒性好(hǎo)，可靠性(xìng)高，在常(chang)規的溫(wen)度控制(zhi)中🚶‍♀️應用(yong)非常廣(guǎng)泛。目前(qian)工程的(de)實際應(yīng)用中，大(dà)多數模(mo)糊PID控制(zhì)器都利(lì)💛用單片(pian)機軟件(jiàn)編程來(lai)實現，然(rán)而單片(pian)機的指(zhǐ)令是按(an)順序執(zhi)行的，實(shí)時性不(bu)強，加上(shàng)軟件實(shí)現容易(yì)受外界(jiè)的幹擾(rao)，抗幹擾(rǎo)性能力(lì)差，對于(yú)實時性(xìng)要求很(hen)高和外(wài)界幹擾(rao)比較嚴(yan)重的系(xi)統不太(tai)适宜☂️。本(ben)文選取(qǔ)FPGA(現場可(ke)編程門(mén)陣列)作(zuò)爲系統(tong)的主控(kong)制芯片(pian)，FPGA所有的(de)信号都(dōu)是♋時鍾(zhong)驅動的(de)，對于程(cheng)序的執(zhi)行具有(you)并行運(yùn)算的能(neng)力🈲，顯著(zhe)的提高(gao)了系統(tǒng)控制的(de)實時性(xing)，在FPGA内部(bù)🤞硬件實(shi)現還可(ke)以防止(zhi)像單片(piàn)機程序(xù)一樣，在(zài)惡劣的(de)環境條(tiao)件下發(fa)生程序(xù)跑飛的(de)問題。尤(you)其是🏃🏻現(xian)⛹🏻‍♀️在FPGA器件(jian)有越來(lái)越多的(de)🐪參考設(shè)計方案(an)以及IP(知(zhi)識産權(quán))核心庫(ku)方面的(de)支持。利(li)用FPGA設計(ji)🌈的PID控制(zhi)器一方(fāng)面可以(yi)将實現(xian)PID算法的(de)模塊單(dan)獨作爲(wei)控制模(mo)塊來使(shi)用，直接(jie)去實現(xian)對控❄️制(zhi)對象的(de)調節，另(ling)一方面(miàn)，基于FPGA的(de)㊙️PID控制算(suan)法也可(kě)以将其(qi)作爲系(xì)統内的(de)IP核，以便(bian)在多路(lù)或複雜(zá)🔞的系統(tǒng)上直接(jiē)調用，加(jiā)快研發(fa)設計速(su)度。

2.PID算法(fa)分析

2.1 離(li)散PID算法(fa)

PID控制系(xì)統是一(yī)個簡單(dān)的閉環(huán)系統，如(ru)圖1所示(shì)，PID系統框(kuàng)🈚圖中，整(zheng)個系統(tǒng)主要包(bao)括比較(jiao)器、PID控制(zhi)器和控(kòng)制對象(xiàng)，其中PID包(bāo)括三個(gè)環節，即(ji)比例、積(ji)分和微(wēi)分。

圖1 PID系統(tong)框圖

圖(tu)1中的r(t)作(zuò)爲系統(tǒng)的給定(ding)值，y(t)作爲(wei)系統的(de)輸出值(zhí)，e(t)是給定(ding)🔞值與輸(shu)🈲出值的(de)偏差，所(suǒ)以系統(tong)的偏差(chà)可以求(qiú)得：

e(t)=r(t)-y(t) (1)

u(t)作爲(wei)控制系(xì)統中的(de)中間便(bian)量，既是(shi)偏差e(t)通(tong)過PID控制(zhi)算✏️法處(chù)✌️理後✌️的(de)輸出量(liàng)，又是被(bèi)控對象(xiang)的輸入(ru)量，因此(ci)模拟PID控(kong)制器的(de)控制規(guī)律爲：

其(qi)中，K_P 爲模(mo)拟控制(zhi)器的比(bi)例增益(yì)，T_I 爲模拟(nǐ)控制器(qì)的積分(fen)時間常(cháng)數，T_D 爲模(mo)拟控制(zhì)器的微(wei)分時間(jian)常數。